Deloitte
6 位校友岗位:Graduate Program · Graduate Consulting · Platform Engineer · Web developer · Platform engineer
Syllabus
每周大纲
- 1
逻辑门与硬件描述语言初步
VHDL 语法，并发赋值与过程块
- 2
组合逻辑建模
解码器，多路复用器，算术单元实现
- 3
时序逻辑设计
触发器，移位寄存器，时钟域基础
- 4
高级状态机设计
分层 FSM，状态编码优化
- 5
FPGA 架构与工具链
逻辑单元 (LUT)，综合与实现流程
- 6
灵活性周 (Flex Week)
无新内容
- 7
总线与通信接口
UART, I2C 硬件协议实现
- 8
数字信号处理硬件加速
固定点运算，简单滤波器实现
- 9
时序分析与约束
建立/保持时间，静态时序分析基础
- 10
综合设计实战
系统级芯片 (SoC) 初步，期末回顾
Assessment
考核结构
Lab Tasks
FPGA 现场编程与验证实验
40%
Week 10
Design Project
复杂数字模块的设计任务
20%
Week 9
Final ExamHurdle
综合理论与 VHDL 编写考试
需达到 40% 分数
40%
Week 11
Assignments
作业详情
Design Project
在 FPGA 上实现一个具有特定复杂逻辑的处理器核心或数字控制系统原型
要求:需在硬件模拟器或真实 FPGA 板上通过时序验证
⏱ 预计 40 小时
From Seniors
学长留下的
基础信息谁都查得到,真正值钱的是过来人的经验。
学姐说
比你早一年的学长留下的真实经验 —— ChatGPT 给不了。
这门课还没有学长经验,你可以是第一个 —— 注册后在课内分享。
往年考点 / 踩坑
这门课暂无往年考点记录。
毕业生去向(整体)
下面是匠人学院毕业生整体去过的公司分布(来自脱敏校友证言)。这是全平台的总体去向,不代表选这门课的人一定去这些公司。
统计自 313 份脱敏校友证言
Zerologix
4 位校友岗位:Frontend Dev · junior frontend developer · Front-end Developer · Full Stack Developer
Servian
4 位校友岗位:Full-stack Developer · Data Engineer · Consultant
关于这块数据,我们说实话
雇主墙来自脱敏毕业生证言（testimonials）的整体分布，无法关联到具体学员或其所选课程；仅作为毕业生去向的总体社会证明展示。
我们没有"某位学长选了这门课、后来进了哪家公司"这种可查询的个人去向档案 —— 校友证言是脱敏的,无法关联到具体的人或他选过的课。所以这里只给整体分布,不给个人路径,不编。